*1.即便將響應(yīng)時(shí)間設(shè)定為0ms,由于內(nèi)部元素延遲的原因,ON響應(yīng)時(shí)間仍將為20μs以下,OFF響應(yīng)時(shí)間仍將為400μs以下。
*2.在外部連接和端子-設(shè)備變量圖中使用端子號A0~A8和B0~B8。它們未印在單元上。
注:雖然分配了16位(1字)I/O,但是只有8位可用于外部I/O。
FLDR50WH FLDR90W FLDR90WH FLSTC10 FLSTC15 FLSTC20 FLSTC25 FLTCC1 FLTCC1XSP FLTCC1XAT FLXC2 FLXC3 FLXC1 FLXC5 FLXC10 FLXC25 FLXC1R FLXC2R FLXC3R FLXC5R FLXC10R FLXC25R FLXCP2 FLBR5020DF FLBR9120DF FLBR13120DF FLDR32DF FLDR50DF FLDR90DF FLDR32PL FLDR50PL FLDR90PL FLXBK1 V500R2CF BK8110 BK8111 IR816A IR816B IR816C V509W011 BK8800 BK 8801 BK 8800A
滬公網(wǎng)安備 31011402002798號